工業和商業黃頁資訊網論文書籍站
修平科技大學 人力資源管理與發展碩士班 楊雯惠所指導 劉慧玫的 自我效能對工作投入影響之研究 － 知覺組織支持為干擾變項 （2021），提出Bing read pdf關鍵因素是什麼，來自於自我效能、工作投入、知覺組織支持。
而第二篇論文國立成功大學 微電子工程研究所 陳志方、江孟學所指導 吳奕廷的 輸出級與靜態隨機存取記憶體之鰭式與閘極全包覆式電晶體設計 （2021），提出因為有 鰭式電晶體、閘極全包覆式電晶體、靜態隨機存取記憶體、插入氧化層鰭式電晶體、半導體製程與元件模擬、輸出級、橫向擴散金氧半電容元件、奈米線、奈米片、叉子記憶體的重點而找出了 Bing read pdf的解答。
自我效能對工作投入影響之研究 － 知覺組織支持為干擾變項
為了解決Bing read pdf 的問題，作者劉慧玫 這樣論述：
本研究旨在探討個體的正向自我效能對工作投入包含三項主要元件: 活力 (Vigor)、奉獻 (Dedication)、專注 (Absorption) 的影響。當自我效能融入於工作氛圍內，研究發現自我效能會影響員工工作投入，創造個體對工作的效率與在工作中表現自我要求；此外，本研究將探討知覺組織支持對自我效能與工作投入都有其震撼之效果。基於上述之研究動機，本研究冀望達到以下目的:一、探討員工的自我效能對工作投入 (活力、奉獻、專注) 之影響。二、探討員工的知覺組織支持對自我效能與工作投入之間關係干擾效果。調查方式運用Google表單製作電子問卷，以便利抽様和滾學球方式進行，量化統計分析知覺組織支持
為干擾探討自我效能對工作投入之影響。本研究總計回收467份問卷，扣除因填答者不合宜之無效問卷 (共43份) 後，有效問卷數共 424 份，有效回收率為84.8 %，將其資料透過SPSS 數據分析結果，提出研究主要發現和未來研究建議。
輸出級與靜態隨機存取記憶體之鰭式與閘極全包覆式電晶體設計
為了解決Bing read pdf 的問題，作者吳奕廷 這樣論述：
本論文採用半導體製程與元件模擬軟體(Technology Computer Aided Design, TCAD)來研究現今鰭式電晶體(FinFET)所遭遇到的挑戰。和傳統的平面電晶體相比，鰭式電晶體所遭遇到的第一個挑戰是其橫向擴散金氧半電容元件(laterally-diffused MOSFET, LDMOS)的特性較差，這是因為其元件漂移區(drift region)的鰭式結構寬度很小(截面積不足)而導致了高導通電阻的產生，本論文的第三章提出了一種新的製程方法，將原本橫向擴散金氧半電容元件的鰭狀飄移區(fin-type drift region)改成完整的塊狀平面飄移區(bulk pla
nar drift region)，使得導通電阻可以大幅下降，而不減損崩潰電壓。鰭式電晶體所遭遇到的第二個挑戰是其等效通道寬度只能是非連續的特定值。由於整片晶圓上的所有鰭式電晶體的通道寬度(fin width)與高度(fin height)皆相同，改變鰭的根數是調變電晶體等效通道寬度的唯一方法。由於鰭的根數一定是整數，所以在固定電壓下，電晶體的電流也只能是不連續的特定值。對於靜態隨機存取記憶體來說，其上拉(pull-up)電晶體相較於閘門(pass-gate)電晶體的電流比例(上拉比例pull-up ratio)必須是某個小於1的特定值，才能有最好的寫入能力與良率。然而，當鰭式電晶體的電流只能
是特定值的時候，這個比例將難以被達成。本論文的第四章提出了一個新的方法以達成這個比例。藉由插入一個薄的氧化層在鰭通道內，將鰭通道將分割成上通道和下通道。接著，藉由重摻雜上拉電晶體的上通道使其不導通，上拉電晶體的導通電流將由僅存的下通道高度來決定，氧化層的位置越低，下通道高度就越低，上拉電晶體的導通電流由氧化層的位置來決定。鰭式電晶體所遭遇到的第三個挑戰，在於其短通道效應的抑制能力不足以應付元件的持續微縮。今天，大部份的學者專家都認為，當未來電晶體的閘極長度小於15奈米的時候，現有的鰭式電晶體將被閘極全包覆式電晶體(Gate-all-around transistor)所取代。然而，閘極全包覆式
電晶體的缺點在於，奈米線(nanowire)與奈米線間的垂直間距至少需要大於10奈米，才能提供足夠的空間來填充具有一定厚度的功函數金屬(work function metal)。因此，在一樣的元件高度下，所能堆疊的奈米線數目將十分有限，導通電流不高。僅管，有學者專家提出將奈米線拓寬成奈米片(nanosheet)來增加導通電流，這個方式會增加電晶體面積導致成本增加。本論文的第五章提出了一個新的高介電係數插入氧化層鰭式電晶體(high-permittivity inserted-oxide FinFET, iFinFET)來提升電流。藉由利用一個超薄(約3奈米厚)的高介電係數材料來取代原本奈米線間
10奈米間距的功函數金屬，相同元件高度下可以堆疊更多的奈米線。最後，本論文的第六章提出了一種新型態的混合靜態隨機存取記憶體。藉由使用高電流的插入氧化層鰭式電晶體當作閘門(pass-gate)與下拉(pull-down)電晶體，再使用低電流但低漏電的閘極全包覆式電晶體當做上拉(pull-up)電晶體，靜態隨機存取記憶體的上拉比率得以最佳化，使得良率提升，最小操作電壓下降，功率消耗減少，記憶體面積與存取時間保持不變。本論文的第六章也針對了最近提出的叉子記憶體(Forksheet SRAM)進行了完整的分析。