1MB bytes的問題，透過圖書和論文來找解法和答案更準確安心。 我們找到下列問答集和資訊懶人包

針對高速和低功率特殊應用積體電路的唯讀記憶體的電路和編譯器的設計

為了解決1MB bytes的問題，作者楊政輝 這樣論述：

本論文的主體是唯讀記憶體架構的設計和唯讀記憶體編譯器的設計。唯讀記憶體在現在的電子產品中佔有很重要的地位，像現在行動通訊產品、多媒體產品、手持電子翻譯器、聲音合成器以及影像遊戲這些產品都需要唯讀記憶體，由此可以看出唯讀記憶體現在在許多電子產品裡是個不個或缺的元件。 我們將本論文的架構分成兩個部分，一個是唯讀記憶體架構的設計，一個是唯讀記憶體編譯器的設計。就唯讀記憶體架構的設計我們分成三個步驟執行： a. 我們回顧現有的低功率和高速唯讀記憶體的設計技術，並且加以分析整理，然後並且將這些技術實際應用在我們設計新的唯讀記憶體的架構上，並

且加以模擬分析。 b. 我們設計出了一個新的高效能和低功率的唯讀記憶體架構：一相位NH-PDCMOS邏輯NOR組態唯讀記憶體（1-phase NHS-PDCMOS NOR-type ROM），這個唯讀記憶體的架構較傳統的唯讀記憶體速度快，而且消耗較少的功率。 c. 最後我們由前面的分析和模擬，我們提出一個新的低功率唯讀記憶體的架構和一個新的高速唯讀記憶體的架構。以下是它們效能敘述和應用的範圍： 1. 2K位元組新的低功率唯讀記憶體可以工作在133MHz而且只消耗了0.0529 mW/MHz的功率，較傳統使用一個相位（one phase

）骨牌邏輯（domino logic）電路的唯讀記憶體省46.3%的功率。低功率唯讀記憶體適合應用在低功率但速度較低的系統上，例如手持電子翻譯器、手機這些產品。 2. 2K位元組新的高速唯讀記憶體最快可以運作在212.8MHz的頻率底下。高速唯讀記憶體適合應用在較高速但對於功率消耗較不關心的系統上，例如CPU、高速DSP產品等。 現今電子產品趨向於高容量，高複雜度，加上生命週期短暫，因此產生了SOC的設計觀念。我們要設計的唯讀記憶體編譯器就是擁有SOC的設計觀念與精神，因為唯讀記憶體編譯器可以縮短使用者設計的時間，而且增加了使用者設計的容易度。然後一個T

SMC 0.35mm 1P4M CMOS ASIC製成的唯讀記憶體編譯器被發展，這個唯讀記憶體編譯器是使用前面設計分析新的高速唯讀記憶體的架構和新的低功率唯讀記憶體的架構。而這個唯讀記憶體編譯器可以產生1K到97K位元數大小的唯讀記憶體。 我們設計的高速唯讀記憶體架構和低功率唯讀記憶體架構有經過完整佈局驗證，並且有完成晶片，而完成的晶片也測試完畢，功能正確無誤。而我們設計的唯讀記憶體編譯器也經過佈局圖後的驗證，並且有使用在無線通訊系統PACS上，經過驗證也正確無誤。 我們在論文最後有唯讀記憶體編譯器的使用手冊和唯讀記憶體編譯器的資料表，裡面附帶有關唯讀記

憶體編譯器產生的唯讀記憶體的資料。